RK3576供电树怎样查清从反馈电阻到LPDDR5上电时序

RK3576供电树怎样查清从反馈电阻到LPDDR5上电时序

一块能跑 Linux 的 RK3576 主板，真正让调试变慢的往往不是接口数量，而是上电后某一路电源没有按预期到位。电压看起来“差不多”，LPDDR5 仍可能无法训练；eMMC 能识别，启动时却会在高速读写阶段掉线。解决这类问题，不能只盯着芯片型号，要把 PMIC 反馈网络、DDR 电源时序、存储器去耦和 PCB 回路放在同一张检查表里。

这次以立创·泰山派 3M（RK3576）开发板 V1.4 为对象，重新打开同版本嘉立创 EDA 工程，沿着 RK806S-5 的 BUCK 输出检查反馈分压，再把 LPDDR5 的电源顺序和 eMMC 的 1.8 V/3.3 V 供电落回原理图与 PCB 顶底层。文章中的计算和脚本是独立完成的离线核验，不能替代上电、波形、DDR 训练或温升实测。

先建立一条可追踪的供电路径

RK3576 板上至少要同时看三类电源：核心和外设由 RK806S-5 多路 BUCK 提供，LPDDR5 需要 1.05 V、0.5 V 等专用电源，eMMC 则同时依赖 3.3 V 和 1.8 V。排查时如果只量芯片旁边一个测试点，很容易把“PMIC 输出正确”和“负载端真正得到正确电压”混为一谈。

本文采用的工程版本如下。

先看 PMIC 的 BUCK 页，输出网络的命名已经把目标电压写在了电源树里。

图 1　V1.4 同版 EDA 的 RK806S-5 BUCK 页。图中标注的 0.51 V、1.05 V、1.8 V、0.75 V 和 0.85 V 是后续计算与核对的目标值。

这里最重要的动作不是抄下所有电容，而是为每一路电源建立“输出脚—电感—反馈电阻—负载端”的链路。这样在板上测量时，才能判断问题出在开关电源本身、反馈采样，还是电流路径和去耦布局。

用反馈电阻反推目标电压

RK806S-5 的反馈参考值按图纸取 0.5 V，典型分压关系为：

Vout = Vref × (1 + Rupper / Rlower)

以 VDDQ_DDR_S0 为例，图中 R11 为 2 kΩ，R9 为 100 kΩ，得到：

Vout = 0.5 × (1 + 2 / 100) = 0.5100 V

VDD_GPU_S0 使用 49.9 kΩ 和 100 kΩ，计算结果为 0.7495 V。把这两个结果与原理图上的 0.51 V 和 0.75 V 目标比较，误差都小于 20 mV。这个计算可以快速发现电阻位号、单位或上下分压端抄反的问题。

下面是本文独立实现的最小核验代码。它只计算分压并比较记录值，输入不会连接开发板，也不会把计算结果冒充示波器或万用表测量。

from dataclasses import dataclass
from math import isfinite

@dataclass(frozen=True)
class RailTarget:
    name: str
    target_v: float
    tolerance_v: float = 0.02

SCHEMATIC_TARGETS = (
    RailTarget("VDDQ_DDR_S0", 0.51),
    RailTarget("VDD_DDR_S3", 1.05),
    RailTarget("VCC_1V8_S3", 1.80),
    RailTarget("VDD_GPU_S0", 0.75),
)

def feedback_output(vref_v, upper_kohm, lower_kohm):
    values = (vref_v, upper_kohm, lower_kohm)
    if not all(isfinite(v) and v > 0 for v in values):
        raise ValueError("feedback values must be finite and positive")
    return vref_v * (1.0 + upper_kohm / lower_kohm)

assert abs(feedback_output(0.5, 2.0, 100.0) - 0.51) < 1e-9
assert abs(feedback_output(0.5, 49.9, 100.0) - 0.7495) < 1e-9

运行随附的 verify_power_rails.py，输出为 power rail audit checks passed。这一步验证的是公式、容差和目标录入，没有验证 PMIC 的环路稳定性、负载瞬态和实际电压纹波。

LPDDR5 的难点在上电顺序

DDR PHY 页把供电和时序提示放在了同一张图上。LPDDR5 使用 VDD2H 1.05 V、VDDQ 0.5 V、VDD1 1.8 V，图中还给出了 DDRPHY_CKE_VDDQ 的独立电源网络。

图 2　RK3576 DDR PHY 页。左下角的说明要求按 VDD、VDDQ、CKE、VDDQ 的顺序理解，并指出保持阶段需要维持 DDRPHY_CKE_VDDQ。

原理图中的“Power Sequence: VDD-VDDQ-CKE-VDDQ”不是装饰文字。实际检查可以按下面顺序进行：

1. 确认 VDD2H、VDD2L 和 VDDQ 的 PMIC 输出都来自预期网络，不能只看网络名相似。
2. 检查 CKE 相关电源没有被误接到普通 DDR 电源，特别是跨页网络标签。
3. 检查复位和时钟信号在电源稳定后才释放，避免把 DDR 训练失败误判成信号完整性问题。
4. 在 PCB 上确认去耦电容围绕封装电源球布置，图纸中的红框说明应落到实际封装底部区域。

LPDDR5 页进一步说明了电源球、数据组和时钟组的连接关系。

图 3　LPDDR5 同版 EDA 页。VDD2H、VDD2L、VDDQ 和 VDD1 分区清晰，底部电容阵列用于把电源回路的高频阻抗压下来。

这里有一个容易忽略的判断边界：原理图能证明网络连接和目标电压，不能证明 DDR 已经完成训练。没有实体板和启动日志时，文章只把它写成“上电顺序核对方法”，不把它写成“已经启动成功”。

eMMC 供电和时钟电容要一起看

eMMC 5.1 同时使用 VCC 3.3 V 和 VCCQ 1.8 V。电源顺序、去耦和时钟边沿会共同影响启动稳定性，不能只核对一条 CMD 线。

图 4　eMMC 5.1 页。VCCQ 接 1.8 V，VCC 接 3.3 V；CLK 网络旁边标出了应靠近 M6 引脚放置的电容位置。

图中给出的“小于 400 mil”是布局约束提示。换算后约为 10.16 mm，实际放置时应以封装焊盘、走线和阻抗规则为准，不能把这个数当作可以任意绕线的余量。复核顺序建议如下：

• 先确认 VCCQ 和 VCC 的电源名称没有交换；
• 再确认 CLK 的近端电容确实落在 M6 引脚附近；
• 最后沿 PCB 顶层和底层查看时钟、数据和地回流是否被过孔或连接器切断。

用 PCB 顶底层把电路图落地

原理图告诉我们“应该连接什么”，PCB 才能回答“实际怎么走”。同一 V1.4 工程重新导出的顶层和底层图如下，未用项目页低清预览代替。

图 5　V1.4 PCB 顶层。RK3576、LPDDR5、PMIC 和高速连接器集中在同一块 85 mm × 57 mm 板上，顶层可用于定位器件与主要走线。

图 6　V1.4 PCB 底层。底层图用于检查回流路径、过孔阵列和器件背面区域，未做镜像处理。

查看顶底层时，不要只看红蓝颜色是否“铺满”。更有用的检查是：

1. 从 RK806S-5 的电感输出追到 RK3576、LPDDR5 和 eMMC 的负载端，确认粗电源回路没有突然变窄。
2. 对照 DDR PHY 页上的去耦分组，查看电容是否真的围绕封装电源区域，而不是集中在板边。
3. 沿 eMMC CLK 找到近端电容和串联器件，核对位号是否与原理图一致。
4. 将电源回路、时钟线和大面积地平面一起看，避免只凭单层截图判断完整性。

PCB 图能帮助我们定位风险，但无法仅凭视觉判断阻抗、层间串扰、温升或电源纹波。需要这些结论时，应继续做阻抗计算、仿真或实测。

一份可复用的检查清单

把这次核验压缩成现场可执行的清单，可以减少“量到电压却不知道下一步”的情况。

前五项可以用同版本 EDA 和离线脚本完成静态核验；第六项必须在真实板卡和明确的测试条件下完成。本文没有虚构这部分结果。

资料与验证范围

项目页面：立创·泰山派 3M（RK3576）开发板。本文使用的同版工程为 V1.4，原理图页面版本栏为 V1.0；项目许可为 CC BY-NC-SA 4.0。原理图和 PCB 图片均从嘉立创 EDA 工程重新导出，保留了整体图和关键局部；只裁去无关边框和导出界面，没有补画缺失连线或测量数值。

独立核验代码位于附件 rk3576-power-tree-audit-v1.0.0.zip，采用 MIT 许可。代码只做反馈分压与目标电压的离线检查，不连接开发板，也不代表完成了上电、DDR 训练、eMMC 启动、波形、温升或可靠性测试。复现时请以项目页和对应版本的 EDA 工程为准。

技术交流，欢迎关注微信公众号：美男子玩编程。