FPGA串口数据接收
FPGA由于没有串口，只能通过虚拟串口的方式接收和发送数据。串口数据传输的格式和波特率按照串口通用格式进行时序控制。 本文以一位起始位，八位数据位，两位停止位的数据11 0 10101100 11传输为例，波特率设定为9600bps。当检测到起始位0，开始依次在数据的中间位置对各位数据进行采样，并依次将采样数据传输给rx_data。起始位的检测利用脉冲下降沿检测，当检测到脉冲下降沿将neg_rx拉高，并使能数据接收位rx_en，当接收到数据停止位即连续接收11位（1位起始位+8位数据位+2位停止位）后将rx_en拉低，数据接收完毕，依次循环。rx_stop为数据传输结束标志位。数据接收时序如下图：串口接收源代码：module uart( clk,rst_n, rx_bit, rx_data );input clk;input rst_n;input rx_bit; //串口数据输入output rx_data; parameter buad_rate = 5207; //设置波特率为9600parameter bit_samp = 2603; //设置数据采样率 reg cnt; //时钟计数always@(posedge clk or negedge rst_n)begin if(!rst_n) cnt <= 13'd0; else if(rx_en == 1) begin cnt <= cnt + 1'b1; if(cnt == buad_rate) cnt <= 13'd0; end else if(rx_en == 0) cnt <= 13'd0;end reg bit_data; //采样数据always@(posedge clk)begin if(cnt == bit_samp) bit_data <= 1'b1; else bit_data <= 1'b0;end /*检测串口数据下降沿*/reg rx_bit1,rx_bit2,rx_bit3,rx_bit4;wire neg_rx;always@(posedge clk or negedge rst_n)begin if(!rst_n) begin rx_bit1 <= 0; rx_bit2 <= 0; rx_bit3 <= 0; rx_bit4 <= 0; end else begin rx_bit1 <= rx_bit; rx_bit2 <= rx_bit1; rx_bit3 <= rx_bit2; rx_bit4 <= rx_bit3; endendassign neg_rx =rx_bit4 & rx_bit3 & ~rx_bit2 & ~rx_bit1 ; reg rx_en; //接收数据高电平使能always@(posedge clk or negedge rst_n)begin if(!rst_n) rx_en <= 1'b0; else if(neg_rx == 1) rx_en <= 1; else if(rx_stop ==1) begin rx_en <= 0; endend reg rx_stop; //停止标志位reg bit_num; //串口数据位计数reg rx_data_temp; //存储接收到的数据reg rx_data;always@(posedge clk or negedge rst_n)begin if(!rst_n) begin rx_data_temp <= 9'b111111111; //初始值设定 bit_num <= 4'b0; rx_stop <= 0; end else if(bit_num == 4'd11) begin rx_stop <=1; bit_num <= 0; end else if(bit_data == 1) begin bit_num <= bit_num + 1'b1; case(bit_num) 4'd0: rx_data_temp <= rx_bit; //起始位 4'd1: rx_data_temp <= rx_bit; 4'd2: rx_data_temp <= rx_bit; 4'd3: rx_data_temp <= rx_bit; 4'd4: rx_data_temp <= rx_bit; 4'd5: rx_data_temp <= rx_bit; 4'd6: rx_data_temp <= rx_bit; 4'd7: rx_data_temp <= rx_bit; 4'd8: rx_data_temp <= rx_bit; default: ; endcase end else rx_stop <= 0;rx_data <= rx_data_temp;end
endmodule
楼主，这是拿啥语言编的呢？ 好厉害的感觉。。 Phoebe 发表于 2015-2-6 14:25
楼主，这是拿啥语言编的呢？
给FPGA编程的语言，大学时我们也学过，和C很像的
页:
[1]